【EE Analog IC方向】UCSD面试经验

刚完成1小时的面试。。来说点总结吧。。。
是一个从MIT毕业的AP面的我，人感觉极其nice啊，既鼓励学生去做intern又准暑假回国探亲的。。。
下面进入正题。。

1. 为啥要读PHD
我就说了说对IC的热爱以及以后的职业规划。
2. past research experience
就把过去做的活给详细的讲了讲。有一个问题没答上来，是问transistor里的noise怎么计算。。。结果我太菜了居然给忘了。。支支吾吾的说了个“2/3*Vt..”blabla结果还没答到点子上TT。。。
3. 这学期正在上的课
他看我正在上Power electronics,问我是谁在教。。结果正好他跟我这课的prof. 认识，说是MIT时期的好基友。。。
4. Q&A
大概多久能做一次tape out： 果然得到了“that depends”的回答。。不过据说他有一个刚进组半年多的已经在做第二个tape out了。
requirements of graduation: project depends. time is usually 5~6 years for students entering with B.S.
还有就是之前提的能不能暑假做intern以及回国探亲的问题。
最后得到的消息是他不在admission committee里但是能给我写recommendation，不知这是否算利好消息。。。
希望对大家有帮助{:4_86:}

补充内容 (2013-10-29 21:00):
忘了说。。据说很多industry都跑到UCSD借仪器测chip...可见其IC之强。。而且他说他最近刚拿到28nm CMOS的工艺。。相比而言LZ还在用45跟90nm真是太屌丝了。。。